



日本BB PCM56P使用



アナログ派がこだわる デジタル・プロセッサの製作

別府俊幸

Part 2

本機の設計

それでは本機の設計に入りましょう。

第1図にブロック・ダイヤグラムを示します。本機はデータレシーバ(SN75157), 信号処理LSI(ヤマハYM3623B), 4倍オーバーサンプリング・デジタル・フィルタ(ヤマハYM3404B), D/Aコンバータ(バーブラウンPCM-56P), L/Vコンバータ, アナログ・フィルタ, バッファ回路から構成されます。

それでは信号の流れにそって各部の説明に入りましょう。まずは入力部からです。

光伝送について

最近のCDプレーヤは、同軸ケーブル用と光ファイバ用の出力端子の2種類が備えられているものが多くなり

ました。ここでは光伝送と、同軸ケーブルによる伝送に付いて考えてみたいと思います。

光伝送の利点は、


- ① オーディオ機器間の接地線の分離
 - ② ファッショニング性
 - ③ 音質向上
 - ④ 入出力部と伝送線の低価格化
 - ⑤ 伝送線数の削減
- 等ですりが、一部のクレージなオーディオ・マニアにとって意味のある項目は、1と3だけで、さらに3は「なぜか」の理由を示してはいません。

では①について。一見、光伝送を用いればデジタル系を扱うプレーヤ部と、アナログ系を扱うD/Aコンバータ部を完全に電気的に分離できるような気がします。しかし、このシリーズでも明らかなように、D/A部の中にも水晶発振子、TTL等多くのロジック

素子が含まれています。そうですアナログ回路だけではないのです。アナログ系とデジタル系のGND分離などできていません。したがって、これは不完全な理由です。

それでも同軸ケーブルを用いたら2つのケース間のGNDが接続され、光ファイバであれば分離できそうな気がします。が、これも間違いです。試しに、お手持ちのCDプレーヤのデジタル出力と、アナログ出力端子の外側をテスターで調べてみてください。導通しないはずです。第2図に示すように、プレーヤ側にパルス・トランジストが用いられ、絶縁されているからです。

また、金属(同軸)による接続は、高周波の不要輻射をもたらし、「CDプレーヤの電源をonすると、レコードを聞いていても音が悪くなる」という意見もあります(筆者宅で試した限り




では、悪くなつたとは感じられなかつたが)。ちょっと待ってください。一体どこからノイズが放出されるのでしょうか。同軸ケーブルだけからでしょうか。確かにケーブルから放出される分もあるでしょう。しかし大部分は、CDプレーヤのケースから漏れ出てくるのではないでしょうか。


アマチュア無線家は、「高周波のシールド・ケースを作るときには、ケースから水が漏れるようでは駄目だ」といいます。なぜなら高周波では、波長が短いために小さな穴からでも電波が入りしてしまうからです。そうです、読者のCDプレーヤにも放熱穴が、直径3mmもある巨大な穴が開いているに違いありません。同軸ケーブルのシールド線の編目よりも、はるかに大きなノイズ放出穴になると考えられます。

また、光伝送の方が速いとの意見も聞かれます。確かに光は高速で進みます。しかし電流一光、光一電流変換する素子の応答時間を考えると、全体としては遅くなります。もっとも速くても遅くとも途中で信号が間違わなければ関係ないはずです。さらに光電変換を伴えば、発光素子と受光素子の問題が出てきます。これは受光素子のon時とoff時の応答時間の差、また発光側と受光側とのスレシホールド・レベル(“H”とみなすか“L”とみなすかの境界)の差、とくに光ファイバでの損失が大きいとすればこれまたon-off時間の誤差に影響するはずです。

また、光も終端では反射し、伝送線路で波形ひずみが生じますから「光にすればジッターがなくなる」との意見



〈第3図〉上：デジタルIN端子から入力されたバイフェーズマーク信号、下：SN 75157出力(TTLレベル)バイフェーズマーク信号のためオシロでは完全な同期がとれずイメージが見える



〈第2図〉デジタル出力端子は絶縁されている


にも根拠があるように思われません。

以上の理由から、私は光伝送は当面採用しない予定です。

ではふり返って、同軸ケーブルの使用について考えてみると、ここでもオーディオ・マニアの業として、OFCとかPC-OCCとかの素材論争に走る傾向が見受けられますが、ちょっと待ってください。高周波では、伝送される波形を最も忠実に伝えるのは定インピーダンス線路です。当然ここは、CDプレーヤの送り出し側インピーダンス75Ωに合わせて3C2Vなどの75Ωケーブルを使用し、同じ抵抗値で受けるべきでしょう。そして75Ωケーブルをリファレンスとした上で、他のケーブルを比較するべきではないでしょうか。

デジタル信号の受信回路

CDプレーヤのデジタル・アウトには、パルス・トランスが用いられていることは前述しました。したがって、



〈第4図〉SN 75157のピン配置(TIマニュアルより)

GNDが分離されています。そのため、送り出された信号は、通常のTTLレベルとは異なってきます。たとえば、トランスから出力された一方の端子を接地しても、他の端子では土に振れますから、このような信号を TTLやCMOSに直接入力することはできません(第3図)。破壊してしまいます。そこで受信には専用のレシーバICを用います。第4図にSN 75157のピン配置、第5図に入力特性³⁾を示します。


このレシーバはコンピュータの信号伝送規格の1つ、RS-422 Aの通信に使用されるもので、バランス伝送に対応しています(第6図)。SN 75157は2つの入力端子間に±0.04V以上か否かで“0”, “1”を識別し、対応したTTLレベルの信号を出力します。

このICの入力を75Ωで終端し、(−)入力の端子をGNDに落とします。が、接地を外さないようにしてください。はずしてもバランス線路にはなりませんので、念のため(第7図)。


プレーヤから送られて来る信号の形式

CDプレーヤのデジタル・アウト端子の前にはパルス・トランスが用いられていることは前述しました。しかし、トランスは直流を伝送できませんから、信号も通常の“H”と“L”的形式ではなく、他の形式とする必要が出てきます。第8、9図にCDプレーヤのデジタル出力に使われているバイフェーズマーク信号を示します¹⁾。

TTLレベルでは“H”“L”で“0”“1”的区別をしましたが、バイフェーズマーク信号では354ns(サンプリング周波数44.1kHzの場合)を1ビットとして、この間にH→L or L→Hの切り



〈第5図〉SN 75157の入出力特性



〈第6図〉
RS-422 A


換わりがあれば“1”，なければ“0”と定義します。ビットとビットの間では必ずH→L or L→Hの変化がありますから，“0”がズラッと並んでいても、信号は“H”“L”をくり返し、トランジスト伝送も可能になります。

このバイフェーズマーク信号を32ビット集めてサブフレームが構成されます。サブフレームは、4ビットのプリアンプル、4ビットの予備、20ビット(16ではない!)のオーディオ・データ、4ビットの制御信号に分けられます。

す。

プリアンプルは、バイフェーズマーク信号ではなく、独自の符号を用い、受信側との同期、頭出し、左右信号の識別に使われます。


オーディオ・データは将来の拡張のためと、業務用DATにも共通に使えるようにするために20ビットの領域を確保しています。もちろん4つは今



〈第8図〉
デジタル・オーディオ・インターフェースの信号フォーマット


*サンプリング周波数が44.1kHzのとき。

デジタル・オーディオ・インターフェースの信号フォーマット、左チャネルのLSBからシリアルに送る。32ビットのサブフレーム2個で最小単位(1サンプル=1フレーム)を構成。




〈第9図〉
2chステレオの送り方とプリアンプ


2チャネル・ステレオの送り方とプリアンプの違い



第10図 パリティチェック



第12図 YM 3623 B のピン配置(ヤマハデータシートより、以下*印同じく)



- (a) 立ち上がり時間(%) = $100 \cdot T(r) / (T(l)+T(h))$
降下時間 (%) = $100 \cdot T(f) / (T(e)+T(h))$
データ・ビットが“1”的ときは20%以内、“0”的ときは10%以内にそれぞれ抑えなければならない。
- (b) デューティ・サイクル(%) = $100 \cdot T(h) / (T(l)+T(h))$
立ち上がり時間と降下時間、デューティ・サイクル(パルス幅ひずみ)

第11図 立ち上り時間と降下時間

の所あいています。信号は LSB フースト、2 の補数形式です。

制御信号はコピー禁止、ステータス、パリティなどのコードを送るためのものです。ここではパリティについて説明しましょう。

パリティは、コンピュータ間の通信ではほとんど必ず使用される誤り検出方法です(第10図)。サブフレームのビット4から30までを調べ、この間の“1”的個数が偶数であれば“0”を、奇数であれば“1”をビット31に付加します。これによってビット4から31までの“1”的数は必ず偶数となり、受信側でもビット4から31までの“1”的個数をカウントして偶数になっているか否かをチェックすれば、誤りの有無を見つけることが可能になります。なぜならデータが失われたビットは、もともと0であれば1に、1であれば0に反転していますから(0.5は存在しない)、“1”が偶数個でなくなるからです。

しかし、途中で反転したビット数が1個であれば、パリティによって間違いを認識(どのビットが誤ったかを見

つけるのはパリティだけではできない)できますが、2つのビットが反転してしまえば、やはり偶数個になりますから発見できなくなります。もっとも30個のデータのうち、2個も誤りが発生するようではまともな伝送はできません。

第8図に戻りますが、このサブフレーム信号2つが“L”, “R”的順に並んで1フレームとなり、ステレオ分のデータになります。このフレームの時間はサンプリング周波数の逆数になります。たとえばサンプリングが44.1 kHzであれば

$$1/44.1k = 22.675ns$$

DAT であれば 48 kHz ですから

$$1/48k = 20.833ns$$

になります。この規格1つで異なったサンプリング周波数に対応できます。

時間の精度は民生用では±300 ppm、プロ用は±50 ppmです。つまり時間のずれをそれぞれ±0.03%，±0.005%以内に納めています。信号の立ち上がり、立ち下がり時間は67 ns以下。また各クロックのジッターは±

20 ns以下に抑えることになっています。(第11図)。同軸ケーブル(2線式、3線式とも)を使用した際の送り出し電圧は0.5V_{p-p}、受信側での最小電圧は0.2V_{p-p}となっています。

以上に述べましたとおり、CDプレーヤから送り出されてくるデジタル信号は、CD上にプレスされている信号そのままではなく、順番通りに並び換えられ、ディスク読み取り時のビット落ちなどが補正された信号となっています。CDの解説書には必ず書いてある、訳のわからない01の並び換えを気にする必要はありません。

YM 3623 B

ところが、前項で述べましたバイブルーズマーク信号を理解できなくても、正しく処理してくれるLSIがあります。

YM 3623 Bは内部にPLL回路を持ち、外部機器より送られて来るデジタル・オーディオ・フォーマット信号に同期し、その信号をMSBファーストのデータ、タイミング・クロック、L/Rチャネル、サンプリング周波数、コピー可、エンファンシスの有無等に分解して出力します。また、外部機器のサンプリング周波数に自動的に追従するため、44.1 kHzのCDプレーヤのみならず、48 kHzのDAT、衛星放送等にも使用可能です。

第12図にYM 3623 Bのピン配置を、各端子の機能説明を第1表に示します。①は電源+5 Vです。③は内部発振器用の外付キャパシタ端子、4, 14はGNDです。LSIの中には電源端子、GND端子が複数設けられているものがありますが、全ての端子を接続します。たとえこれらの端子がIC内部で接続されていたとしても電源ライン、GNDラインの引き延ばしによるインピーダンスの上昇を防ぐために設けられていますから、必ず接続して下さい。

5, 6は発振器の水晶用端子。アナログ回路と同じケースの中に水晶発振子が同居するなどと、考えただけでも身の毛がよだつ思いがしますが、貴方のCDプレーヤの中にも同居しているはずです。これらのクロックがデジタル用LSIを動かす源ですから、省略することは不可能です。16.9344 MHz～20 MHzの水晶を使用します。私は

(PU)の付いた端子は内部でブルアップされています。

ピンNo	端子名	I/O	機能
1	VDD1	I	システム系電源(+5V)
2	ADJ	I	VCO発振周波数調整用端子、無接続とします。
3	VCO	I/O	VCO回路用の外付コンデンサー端子
4	VSS2		VCO回路のGNDです。VSS1と共に接続して下さい。 (LSI内部ではVSS1とは接続されていません。)
5	XO	O	水晶振動子用端子(16.934MHz~20MHz)
6	XI	I	水晶振動子用端子又は外部よりのクロック入力端子
7	KMODE	I(PU)	H:DIN端子に入力があればPLL回路を作動、入力がなければ水晶振動子を使用して動作する。 L:DIN端子に関係なくXIクロックで動作(ウェイド状態)
8	φA	O	水晶振動子使用時は水晶振幅波数を介しており、PLL回路作動時はDIN端子入力データ速度により変動します。(PLLロック時は入力Fs×384の周波数)
9	φB	O	φAの1/3分周出力 PLL回路作動時はDIN端子入力データ速度により変動し、PLLロック時は入力Fs×128の周波数を出力します。
10	T1	I(PU)	内部回路チェック用端子無接続で使用。
11	T2	I(PU)	内部回路チェック用端子無接続で使用。
12	BCO	O	DO端子より出力される信号のピットクロック
13	SYNC	O	DO出力の周同期信号
14	VSS1	O	システム系GND(+0V)
15	L/R	O	DO出力のL/Rラッッチ信号 'H'=Lチャンネル 'L'=RチャンネルデータがDOより出力されることを示す。
16	DEF	O	ユーザーピットから再生されたディエンファシス出力 'H'=入力データはエンファシス有 'L'=エンファシスなし
17	DO	O	16ビットオーディオデータ出力
18	WC	O	DO出力ワードクロック
19	DIGR	O	Rチャンネルディグリッチ用信号
20	DIGL	O	Lチャンネルディグリッチ用信号
21	ERR	O	'H'=パリティエラー、又は水晶で動作中 'L'=エラーなし
22	SEL	I(PU)	別項参照
23	S1	O	別項参照
24	S2	O	別項参照
25	SCK	O	サブコード出力用ピットクロック
26	SSYNC	O	サブコード用シンク信号
27	SDO	O	サブコードデータ出力用端子
28	DIN	I(PU)	データ入力用端子([EIA]フォーマット信号を入力します)

〈第1表〉 YM 3623 B 端子機能(*)

18 MHz を用いました。


7は水晶振動子の切り換え端子です。H(+5 V)に接続します。(Lにする時はGNDに接続する)。

8,9はクロック出力。8はサンプリング周波数の384倍のクロックを、9は128倍のクロックを出力します。

12,15,17はデジタル・フィルタに

接続する信号です。

16の端子にCDがエンファシスされている(H), ない(L)情報を出力します。第13図に示しますように、CDにもRIAAのように高域強調を施してS/Nを稼ごうというようなセコい細工をほどこされているものがあります。まったく、規格を決めた人



〈第13図〉CDのエンファシス、幸なことに大多数のCDには使われていない(デジタルオーディオより)

たちは何を考えていたのでしょうか。プリアンプのRIAAがいかに音質に影響を及ぼしているか、全く気がついていなかったのでしょうか。

幸いなことに、私の手元にあるCDのうちで、エンファシスを使用しているのはごく小数であり、国内ではDENONのみです。はやくエンファシスを全廃してもらいたいものです。

横道にそれました。②端子には外部信号を正しく入力できないとき、また、パリティ・エラーが発生したときに“H”が表れます。もし製作後うまく動作しないときは、CDプレーヤーを接続し、オシロスコープ(テスター不可)で①端子が“L”なっていることを確認します。なっていなければ、これより以前の問題、なっていればYM 3623 Bまでは正しく動作していることになります。


②, ③, ④の出力信号の意味は第2表に示されるとおりです。そして②が外部デジタル信号の入力端子です。説明を省いた端子は今回使用いたしません。

第14図(a)に出力信号のタイミングを、(b), (c)に観測された波形を示します。BCO(ピット・クロック・アウト)はDO(データ・アウト)にいつ信号が出力されたかを示します。このタイミング図ではわかりませんが、ヤマハの他の資料等から判断するとBCOの立ち上がりがデータ有効を示しているはずです。WCは、BCOのうちの有効な部分と無効な部分を区別します。WCが“H”的間に有効なデータです。L/Rは左ch信号か右ch信号かを区別します。このように、L/Rと書かれていれば、“H”がLch, “L”がR chを示します。DIGR, DIGL, SYNC端子は今回使用しません。

S1 S2端子は、出力機能が多重化されている。
SEL端子入力を切り換える事により、S1 S2端子出力が切り換わる。

入力	出力		出力		
	SEL	S1	機能	S2	機能
L	L	コピー禁止		L	CD(DAT以外)
	H	コピー可		H	DAT
H	L			L	DIN入力信号のサンプリング周波数44.1kHz
	L			H	48kHz
	H			H	32kHz
H	H			L	—

〈第2表〉 S1, S2, SEL 関係




注1) F_s はサンプリング周波数を表わしている。たとえばコンパクト・ディスクは44.1kHz。

〈第14図a〉 YM 3623 Bの出力タイミング(*)


オーバーサンプリングについて

サンプリング定理はご存知のことと思います。これは「周波数 f 以下の信号をサンプリングして復調するためには、 $2f$ 以上のサンプリング周波数を用いなければならない」という、デジタル・オーディオの根幹ともいいくべき定理であります。逆にいえば、「サンプリング周波数が $2f$ であれば、 f 以下の周波数は正しく再生できる（もともとの信号には f 以下の周波数成分しか含まれていない事）」も意味しています。

実際に信号を $1/2f$ 間隔でサンプリングする場合には、 f 以上の信号を完全に取り除かなければなりません。取り除いていなければ、第15図に示すように、 f より高い周波数の信号 k が折り返されて $(2f-k)$ となって記録されるからです（第16図）。したがって、デジタル録音時には、不要帯域の除去を完全に行う必要があります。一度混入した折返しを除去する方法はあります。



〈第15図〉折返し（高い周波数信号も同じサンプル点を通過する可能性がある）



〈第16図〉 f 以上の成分が残っていると折返しとして記録されてしまう


せん。

アナログ信号をサンプルすれば、サンプリングによって、第17図(a)に示すとおり、データは無限の折り返しスペクトルを持ちます。これはデジタル信号の宿命で、サンプリング周波数の半分の帯域しか表わせないことによるものです。したがって図(b)のようにサンプリング周波数を変更すれば、折り返しのスペクトル帯域も変わってきます。


デジタル化されたデータ中に含まれていた折り返し成分は、D/A変換によって再び現われてきます。そこでこの成分を除去するために、高次のアナログ・フィルタが必要とされました(第18図(a))。

ところが急峻なアナログ・フィルタを構成することは、技術的にたいへん難しく、さらに音質にも有害であることはみなさんご承知の通りです。(デジタル録音がいまいち冴えないのは、録音時のフィルタリングに問題があるよう思います)。

もう一度第17図(b)を見てください。もともとの信号の周波数スペクト



〈第14図b〉 YM 3623 Bの出力信号。データライン(下)は $H \Leftrightarrow L$ をくり返すため四角形に見える




〈第14図c〉




ルが同じであれば、サンプリング周波数を高くすれば、折り返し成分も高い方へ移動しますから、除去のためのアナログ・フィルタの特性も緩やかなものとなります(第18図(b))。

そこでデジタル・フィルタを用いて、サンプルとサンプルの間に仮想的なサンプルを計算で求め、等価的にサンプリング周波数を高める方法が用いられました。これがオーバーサンプリングです(第19図)。オーバーサンプリングによって、信号のスペクトルと折返しのスペクトルの距離が大きくなりますから、アナログ・フィルタの次数を下げることが可能となります。

〈第17図〉

(a)上、デジタル化された信号は無限の折り返しスペクトルを含む。
(b)下、サンプリング周波数が変われば折返しスペクトルも変わる





つけ加えておきますが、デジタル・フィルタ=オーバーサンプリングではありません。デジタル・フィルタはサラウンド・プロセッサのように残響を付加したり、RIAA カーブのような周波数特性を実現したりすることも、アナログと同様にハイカット、ローカッ



トはもちろん可能です。オーバーサンプルとはある種のハイカット・フィルタです。

アパー・チャ効果

サンプリングされた信号を再生する際には、もともとのサンプル点だけを再生したのでは S/N が悪くても使いものになりませんから第 20 図(a), (b) のように標本点から次の標本点まで、同じレベルで信号をホールドします。しかしサンプル点はある瞬間だけの値です。このような区間の値を示してはいません。この区間の信号のホールドは、ある種のハイカット・フィルタを形成することになり、高域特性が劣化することになります。これをアパー・チャ効果 (Aperture effect) と呼びます。

アパー・チャ効果などとカタカナ文字を並べても実感がわかないでしょうか、以下の事例を考えてみましょう。

CD のサンプリング周波数は 44.1 kHz ですから、20 kHz 以下の信号で





あれば(元の信号に含まれる 22 kHz 以上の信号を完全に取り除いてあれば)、正しく再生できるに違いありません。しかし第 21 図をご覧ください。(a) は 20 kHz の正弦波、(b) は (a) の波形を 44.0 kHz (計算の都合上 44.1 kHz ではありません) でサンプル再生した波形です。一体サイン波はどう消えたのでしょうか。

CD の第 1 世代ともいべき時代には(わずか 5 年前!) N 社、P 社以外にはオーバーサンプリング・フィルタを用いてはいませんでしたから、(b) の様な波形が D/A から出力されていたと思われます。これをたとえ 9 次とか 13 次とかのアナログ・フィルタを使用したとしても(もちろん折り返しは除去できますが) もとのサイン波は現れません。


実はアパー・チャ効果もオーバーサンプリングによって低減することができます。完全に理想的なフィルタを用いて処理したとすれば、第 21 図(c)-(h) の様になるでしょう。これは -54 dB での例です。オーバーサンプルの次数を上げるにしたがって再生波形も良好になります。この図を見るとオーバーサンプルの次数は最低でも 8 次、欲をいえば 32 次位は必要であるように思われます。

しかし完全に理想的なフィルタなどは存在しません。いくら計算でフィルタの次数を上げようと、失われたデータを取り戻すことはできません。またアナログ・フィルタと同様、デジ





〈第24図〉 YM 3404 B の内部ブロック(*)



〈第25図〉 YM 3404 B 遮断特性(*)

SHL	1	16	SHR
XO	2	15	FEN
XI	3	14	ST
Vdd2	4	13	Vss
BCI	5	12	BCO
SDSY	6	11	WCO
SDI	7	10	DRO
Vdd I	8	9	DLO

YM 3404
B のピン配
置(*)

ル・フィルタも次数を上げたために音質劣化を招くかも知れません。オーバーサンプルに頼らなければ音質改善できないならば、サンプリング周波数 44.1 kHz が低過ぎるといわざるを得ないでしょう。個人的にはできるだけ速く ED-CD とか S-CD とか呼ばれる、サンプリング周波数 320 kHz (以上) のスーパー CD が登場することを願っているのですが……。

なぜビット数が増えるのか


もう 1 つおもしろいことに、デジタル・フィルタによって 16 ビットしかなかったはずの元のデータが、18 ビットとか 20 ビットに増える事があります。

いま、2 つのサンプル点の間に新たに 1 つサンプル点を作り出すとしましょう。元のサンプルがそれぞれ 2543, 2544 あるとすればこれを直線補間すれば 2543.5 になります (第22 図)。しかし再生側に 16 ビットの分解能しかないとすれば、せっかく 0.5 と小数点以下まで計算された値も 2543 か 2544 のどちらかに丸められます。これはもったいない。再生側を 17 ビットにすれば 0.5 もうまく再生できるではないか。

かなりいい加減な例ですね。実際に直線補間などではなく、数 10 回か

ら無限回の演算によってフィルタリングされるわけですから、0.1 とか 0.01 が得られるかも知れません。フィルタの内部演算は 24 ビットとかフローティング形式とか、16 ビット整数形式よりも精度を得られる方法で演算していますから、さらに細かい計算値が出てくるかも知れません。

〈第26図〉
YM 3404
B 入力タイ
ミング、
SDSY,
SDI の
BCI に對
する關係




注) LSI 内部の計算スタートは、SDSY の立上がりでトリガーがかかります。よって L と R の間隔は、何クロックでもかまいません。SDSY, SDI とも立ち上がり同期です。



〈第27図〉 入力信号フォーマット (ただし FEN="H": 96 fs)

端子名称	ピンNo.	I/O	機能概要
SHL	1	O	1 DAC (ST='L') 時: Lch のデグリッチャー信号 2 DAC (ST='H') 時: L/Rch のデグリッチャー信号
XO	2	O	XI-XO 間で水晶発振をします。(XI に外部より直接入力することも出来ます。)
XI	3	I	384fs (FEN='H') 時: 16.9344MHz 392fs (FEN='L') 時: 17.2872MHz
Vdd2	4		水晶発振及びデグリッチャー信号系の +5V 電源端子
BCI	5	I	入力データのビットクロック入力端子
SDSY	6	I	入力データの L/Rch 区分と入力タイミングを示すクロック
SDI	7	I	データ入力端子
Vdd1	8		デジタル信号系の +5V 電源端子
DLO	9	O	1 DAC (ST='L') 時: Lch データ出力端子 2 DAC (ST='H') 時: Lch データ出力端子
DRO	10	O	Rch データ出力端子
WCO	11	O	出力データ DLO, DRO のワードクロック
BCO	12	O	出力データのビットクロック。SPC II, SPC III のシステムクロック出力端子
Vss	13		GND 端子
ST	14	I	1 DAC/2 DAC 切換端子 (1 DAC='L', 2 DAC='H')
FEN	15	I	システムクロック切換端子 (392fs='L', 384fs='H')
SHR	16	O	1 DAC 時の Rch デグリッチャー信号

〈第3表〉 YM 3404 B の端子機能(*)



〈第28図 a,b〉
YM3404B応用例、上が1
DAシステム、下が2DACシ
ステム(*)



〈第30図〉PCM56Pの入力タイミング

例をあげますと、今回使用する YM3404B の内部では 18 ビット浮動小数点で演算されています。浮動小数点方式は電卓（もちろん内部での話）などでも用いられ、整数形式よりも取り扱える数字の範囲がはるかに広い利点があります。

16 ビットの整数形は $-32768 \sim +32767$ の範囲の整数しか扱えません。これに対して浮動小数点型では

$$2.3 \times 10^9$$

のように仮数部と指数部に分割して表現します。われわれが普段使っている $4.7 \text{ k}\Omega$ というのも 4.7×10^3 ですから一種の浮動小数点です。


かりに 16 ビットを 10 ビットの仮数部と 6 ビットの指数部に分割すれ

ば仮数部は $-512 \sim +511$ 、指数部は 2 の $-32 \sim +31$ 乗になりますから、 511×2^{31} （約 1×10^{12} ）までの数値を扱うことが可能になります。詳しくは計算機の専門書を見てください。

さて、せっかく高い精度で計算したのですからこれを無駄にする必要はありません。そのまま再生した方が誤差が少なくできます。この計算値を出力する時点での誤差、これも丸め雑音となるのですが、少なくするために 16 ビット以上の D/A が使用されます。

YM3404B

今回使用するヤマハのデジタル・フィルタ YM3404B のピン配置を第 23 図に、端子機能を第 3 表に、内部ブロックを第 24 図に示します。




〈第29図〉
YM3404B出力タイミング、
@236 nsは筆者が追加したもの(*)

YM3404Bは2chの4倍オーバーサンプリング・デジタル・フィルタで、フィルタ内部はFIR 225次+41次となっています。YM3404Bの遮断特性を第25図に示します。デジタル・フィルタは図のように急峻なカットオフが可能であり、折返しスペクトルが <100 dB以下に低減されていますからこの帯域にアナログ・フィルタをかける必要はなくなります。

通過帯域特性が、ごくごくわずかにうねっていますが、これは FIR フィルタの特徴です。デジタル・フィルタの話は長くなりますから別の機会にして、各端子の説明に入りましょう。

①は使わないので飛ばします。②、③は水晶用の端子です。この間に水晶振動子を用いて発振させることも可能ですが、YM3623Bのクロックを入力して代用します。④は水晶振動子、デグリッチャ回路用の +5 V 電源です。データシートでは、アナログ系の電源を要求されていますが今回はデグリッチャを使用しませんのでデジタル系 +5 V をそのまま供給します。⑤～⑦が



〈第31図a〉 YM 3404 B出力フォーマット(*)


DIRから送られてくる信号です。そして⑧がデジタル系+5V。

⑨は2個のD/Aを使用しますからLchデータ出力、⑩が同Rch、アマチュアらしく、D/Aコンバータ1個でなどとは考えないことにしましょう。⑪が出力データ用のワードクロック、データの句切りを表わし、D/Aの変換スタート信号の役割りを果たします。⑫は出力データのビット・クロック。⑬はGND。⑭はD/Aを1つ使用する(L)、2つ使用する(H)の切り換えです。“H”にします。⑮のシステム。クロック切り換えは、YM 3623Bに会わせて384倍で“H”。16も使用しません。

第26図の入力タイミング図を見てください。BCIはYM 3623Bからのビット・クロックイン、SDSYはデータのL/Rの区別を表わします。SDIはシリアル・データイン、音楽信号のなれの果てを読む端子です。図ではSDSYとSDIがまとめて表示されていますが、もちろんこの2つは別の物です。ただしこの図は両者のH→L、L→Hの切り換わりのタイミングが等しいことを意味しています。

入力信号フォーマット(第27図)を見てください。BCIの②から⑯までのパルスの立ち上がりによってSDIから左チャネルのデータを読み込みます。

そしてSDSYが“L”に切り換わり、以後のデータは右chであることを認識します。⑯から⑭で右チャネルのデータの読み込みを行い、SDSYの立ち上がりでフィルタ演算を開始させます。以後BCIが⑯までくると再び①からくり返します。



X:1V/div, Y:1μsec/div


〈第31図b〉 YM 3404 Bの出力

デジタル・フィルタとD/Aコンバータのインターフェース

ヤマハ社のデータシートの応用回路例として、YM 3404 BとPCM 56Pの接続例が出ています(第28図)から何も考えなくても大丈夫ですが、今後のトレーニングのため、両者の入出力タイミングを検討してみましょう。第29図にYM 3404 Bの出力タイミング、第30図がPCM 56Pの入力タイミング図です。

第29図 でYM 3404 BのBCOはPCM 56Pへのピット・クロックアウト、XIはクロックイン端子です。PCM 56Pはクロックの立ち上がりでデータを読み込みますが、第29図

<p.79へりつづく>



〈第32図〉 デジタル系全回路図

<p.89 よりつづく>
では立ち上がりと出力端子（データ）の時間関係が示されていません。しかし BCO の立ち下がりから 5 ns～35 ns で切り替わる事はわかりますし、BCO は XI ($384 \times 44.1 \text{ kHz}$) の 1/2、BCO のデューティ比は 50% ですから、BCO が“L”の期間は
 $1/(384 \times 44.1 \text{ kHz} \times 0.5 \times 0.5) = 236 \text{ ns}$
がわかります（図中 a）。ですから
 $236 - 35 = 201 \text{ nsec}$
の時間差がデータの切り換わりと BCO の立ち上がりの間にあることがわかります。

一方、PCM 56 P の入力タイミング図ではクロックの立ち上がり以前に、15 ns 以上データが安定していることを要求していますから、この点は問題ないと判断できます。

次に LE のタイミングを検討します。

LE には PCM 56 P の入力タイミングより、LSB のビットクロックの立ち下がりの 5 ns 以上後に立ち下がらなければなりませんが、YM 3404 B の BCO が立ち下がってから出力端子（WCO）が立ち下がるまでは 5 ns～35 ns ありますから OK です。また WCO は YM 3404 B の出力信号フォーマ

ット（第 31 図）より 16 クロック・サイクルの間“H”になっていますから、PCM-56 P の 1 クロック・サイクル以上“H”的条件もクリヤしています。

以上、デジタル系の全回路を第 32 図に示します。

文献

1. 詰めに入ったデジタル・オーディオ・インターフェースの標準化、日経エレクトロニクス 422, 109-118, (1987.6.1)
2. YAMAHA YM 3623 B, YM 3404 B データシート
3. Texas Instruments, The Bipolar Digital Integrated Circuits Data Book (1982)